一.基础扫盲
一
电阻-R
丝印-白色
电容-C
阻焊层-绿油层
电气层-走线层-导线（铜）
芯片-U
二.认识电
中，有电压的回路就会产生电流
电荷-正电荷-负电荷
单位 -- 库伦 C
三.二极管
判断--长正短负
四.电路原理图
五.电阻
1.电阻器--电子元件-R
2.电阻（阻抗）--阻碍电流
3.线越粗，阻值越小，越细阻值越大
六.欧姆定律
U=IR
七.电功率
1.电功
W= U*I*t 单位kwh
2.电动率
P = U*I 单位 W
P = I2 * R = U2 /R
八.焦耳定律
Q =I2 *R*T = T*U2 /R = W*T
火线L 零线N 地线E
九.电感
符号 L 封装 ：
十.电磁
1. 磁感线
磁感线是描述磁场的带箭头的假想曲线。在磁体外部，磁感线从磁体的N极出发，回到S极。
2. 安培定则
用右手握住螺线管，让四指指向螺线管中电流的方向，则拇指所指的那端就是螺线管的N极。
十一.模电数电区别
模电：处理连续变化的模拟信号
数电：处理离散的数字信号
1.信号类型:
模电信号是连续的，可以取任意值;
数电信号是离散的，只有高低两种状态。
2.抗干扰能力:
数电具有较强的抗干扰能力，数字信号易于识别和纠错;
模电易受噪声干扰，稳定性较差。
3.功耗:
数电功耗相对较低，适合于低功耗应用;
模电由于信号的连续性，理论上可以达到很高的精度，但受实际元件性能
4.限制;
数电通过增加位数可以提高精度，但受限于硬件成本和复杂度。
十二.PPM
1PPM为一百万分之一
20PPM为一百万分之二十
不良 PPM（不良率）：不良PPM=不良品数/总生产数×106
二.电学基础
一.电阻
电阻的阻碍为阻抗，电容的阻碍为容抗，电感阻碍叫感抗，单位全为Ω
1.电阻特性
电阻元件的电阻值大小与温度，材料，长度，还有截面积有关
电阻在电路中起限流、分压作用，对电流和电压都有阻性
电阻为耗能元件，以热能形式转换
符：R 单位：Ω
2.电阻计算
串联：R总 = R1 + R2 + ...+RN
并联：1/R总 = 1/(R1 + R2 + ...+RN) 即 ( R1 + R2) /R1 * R2
3.电阻分类
（1）按材料分类
碳膜精度 ±5% 金属膜精度±1%
（2）按功能分类
（3）按安装方式分类
4.单位
毫欧 mΩ 欧 Ω 千欧 kΩ 兆欧 MΩ 1000倍
5.电阻阻值
（1）直标法
三位，精度±5%，四位，精度±1%
最后一位为10n
三位---精度±5%
1R2 ---- R代表小数点 ----- 1R2=1.2Ω
820 ---- 82两位有效数 ----82*100 = 82Ω
473 ---- 47两位有效数 ----47*103 = 47000=47kΩ
四位---精度±1%
1R20 ---- R表示小数点 ---- 1R20 = 1.2Ω
82R0 ---- R表示小数点 ---- 82R0 = 82.0Ω
1503 ---- 150三位有效数 ---- 150*103 =150000 = 150kΩ
（2）色环法
色环电阻识别口诀： 棕一红二橙是三，四黄五绿六为蓝，七紫八灰九对白，黑是零，金五银十表误差。
四色环电阻----常态精度±5%，航天军工等除外
1，2为数值，3为10n ，4为误差
五色环电阻
1，2，3为数值，4为10n ，5为误差
1206 1/4w 0805 1/8w
二.电容
1.基本概况
符号：C 单位：F（法拉） mF
常用 μF（微法） nF （纳法） pF
微法以上为大电容
2.特性
电容为容性、储能器件，具有隔直流，通交流的特性
电容两端电压不能突变
容值大小影响频率高低的通过
3.电容的主要作用
（1）滤波
低通滤波原理
低通滤波电路可以让“低频”的信号通过，衰减“高频”的信号
原理：频率越大，Rc越小，跟电阻分压获得电压越小
反之，频率越小，Rc越大，跟电阻分压获得电压越大
总结：电容充放电频率跟不上电源频率，导致高频无法通过
高通滤波原理
原理与低通滤波相同，不同的是，高通滤波输出的电阻两端电压
（2）储能
（3）耦合
隔离，直流无法通过，交流可以
（4）旁路（退耦/去耦）到地
旁路阻性低，高频容易通过
（5）谐振与定时-RC电路
电容+电阻-时间常数-定时
4.电容主要种类
（1）陶瓷电容--体积小、高频特性好、温度稳定性高、耐压高
（2）电解电容--大于微法（μF~F）以上，容量大，有极性，ESR搞，寿命受温度影响、耐压低
5.电容分类
6..电容选型
7.电容读数
误差
常规:F-1% J-5% K-10% M-20%
四.电感
1.基本概况
符号L 单位H（亨利） mH μH 1000倍
2.特性
来拒去留，通直阻交
电感两端电流方向不能突变
储能器件--储电动势
3.工作原理
电感感抗计算公式
（1）低通滤波
当频率越大Rl越大，和电阻分压获得电压越大，电阻两端电压就越小
反之，电阻两端电压越大
*****PS*****
LC滤波电路
比RC,RL效果更好
五.二极管
1.基本概况
二极管是具有PN极的半导体器件，具有单向导电性，正向导通压降0.7V，反向截止
符号 D
IN4007整流二极管的关键参数：正向导通压降VF（0.6-0.8V）和正向平均电流IF，反向耐压（VR）， 这些参数直接决定二极管的实际工作性能
关于二极管反向击穿
（1）雪崩击穿：温度越高，击穿所需电压越大
（2）齐纳击穿：温度越高，击穿所需电压越低
2.二极管作用
3.二极管分类
1.整流二极管
当通过二极管交流电的时候，二极管的输出端会将正半周的电流顺利通过，负半周的电流禁止通过，这个过程我们称之为整流，那么这种作用的二极管就称之为整流二极管
2.肖特基二极管
特点：耐压低但电流高，适用于大电流场景，而整流二极管则耐压高但电流低
特性：正向压降低至0.45-0.55V，适用于低电压大电流场景，恢复时间快至几十纳秒
肖特基二极管适用于低电压大电流场景，其核心优势是导通压降低（0.45-0.55V）和恢复时间快；快恢复二极管则针对高电压高频场景，但存在导通压降偏高（1.7V）的缺陷；普通整流二极管成本最优但性能平庸
3.稳压（齐纳）二极管
二极管的X负半轴的工作特性，利用电流变化时电压恒定的特点，用于恒压电路，作为防止IC免受浪涌电流、静电损坏的保护元件使用。其特点是一般的二极管是正向使用，而齐纳二极管是反向使用。反向击穿电压称为齐纳电压 (VZ) 、此时的电流值称为齐纳电流 (IZ)
IR:反向漏电流+，指稳压二极管+在规定的反向电压 VR下产生的漏电流
IZT:稳压电流*/额定电流/典型值工作电流，是稳压管工作在稳压状态时的参考电流
IZK:膝点(knee-point)电流，即拐点电流，也即稳压的最小电流
IZM:最大工作电流+，也就是Izmax，如果超过该电流、稳压管即有烧毁危险
稳压二极配上限流分压电路是最简单的线性稳压电路，不足是
1.带载能力差
2.电压波动大，电压范围比较宽
3.自身损耗大
优点：设计简单，成本低
主要应用于小负载，对稳压精度要求不高以及小电流电路中
4.TVS二极管
当电压超过时，瞬间穿过
TVS电源上不接
在接线出电路板处接
IN4733 5.1V
六.三极管
1.基本概况
符号Q 简称BJT
2.类型
NPN型 IB 基极 IC 集电极 IE 发射极
基极电压大于发射极0.7V，集电极与发射极可导通
导通状态为放大（集电极电压与发射极电压相差不到0.3V）和饱和状态（集电极电压与发射极电压相差大于0.3V），未大于0.7V则为截止
PNP型与NPN型相反
描述：
1.这是一个NPN型三极管
2.三极管都是流控流器件，通常作为下管用，负载接在c上方，因为be之间0.7电压不可变
3.基本工作在放大饱和状态，工作条件Vc>Vb>Ve
4.Ib*β=Ic是放大状态,Ib*β>Ic是饱和状态
5.Vce为耐压，Vbe=0.7V
流控流器件
3.工作状态
截止状态
饱和导通状态
Ib*β>Ic
放大状态
Ib*β=Ic
4.封装
常用 SOT-23（型号8050 丝印Y1，贴片） TO-92 （8550PNP型，丝印Y2，插件）
七.MOS管
1.基本概况
MOS管又称场效应管
场效应晶体管，缩写(FET)简称场效应管
主要有两种类型
结型场效应管JFET(目前市面上很少了）
金属氧化物半导体场效应管（绝缘栅型场效应管）-MOS-FET
MOS管为压控型器件
常用mos型号2301 2302等23系列
单号Pmos 双号Nmos
优点：输入电阻高（因为是压控器件）、噪声小、功耗低、动态范围大，高频特性好
缺点：容易静电击穿，寄生电容产生米勒平台
2.分类
MOS管有 三个引脚名称:G:gate 栅极:S:source 源极:D:drain 漏极。
按沟道分
Nmos S电压最低端 Pmos D电压最低
按材料分
可以分为分为耗尽型和增强型
增强型管:栅极-源极电压 Vgs 为零时漏极电流也为零
耗尽型管:栅极-源极电压 Vgs为零时漏极电流不为零
3.导通条件
Vgs电压 大于 Vgsth （开启电压）MOS管就会导通
Id的电流大小和Vgs电压有关
MOS管选型看Vgs Vgsth Id Vd（耐压）
4.MOS 管的工作状态分
截止区、线性区（欧姆区）、饱和区（恒流区）
1. 截止区
条件：Vgs < Vth（增强型 MOS），此时漏极和源极之间无导电沟道；
特点：漏极电流 Id≈0，MOS 管处于 “断开” 状态（对应三极管的截止状态）；
应用：电源开关电路中，MOS 管关断时工作在此区域。
2. 线性区（欧姆区）
条件：Vgs > Vth 且 Vds < Vgs - Vth；
特点：漏极电流 Id 与 Vds 近似成正比（类似电阻的伏安特性），MOS 管相当于 “可变电阻”；
应用：电源开关电路中，MOS 管导通时工作在此区域（低导通电阻，减少损耗）。
3. 饱和区（恒流区）
条件：Vgs > Vth 且 Vds ≥ Vgs - Vth；
特点：漏极电流 Id 基本不随 Vds 变化，仅由 Vgs 决定（Id 与 Vgs 成平方关系）；
应用：模拟放大电路中（如运算放大器的放大级），MOS 管作为 “恒流源” 或 “电压放大器” 工作在此区域。
5.米勒平台
米勒效应只有MOS管有，是MOS管3个寄生电容产生，对高频影响非常大
开通四阶段（平台出现在第 3 阶段）
阶段 1：预充电
驱动电流对Cgs充电，Vgs 快速上升，Vds≈Vdd，Id≈0。
阶段 2：沟道开启
Vgs 达到阈值电压 Vgs (th)，沟道形成，Id 开始上升，Vds 开始下降。
阶段 3： 米勒平台（核心）
Vds 快速下降 → dVds/dt 极大 → 在Cgd上产生巨大位移电流（i=C・dV/dt）。
该电流反向抽取栅极电荷，驱动电流几乎全部用于抵消 Cgd 的充电需求，不再给 Cgs 充电 → Vgs 停滞，形成平台。
此时 Id 已接近满载、Vds 仍较高 → 开关损耗最大区间。
阶段 4：完全导通
Cgd 电荷平衡，Vgs 恢复上升，直至驱动电压，Vds≈0，器件饱和导通。
八.特殊元器件
1.TL431
⑥
2.比较器
同向就是输入电压从+脚进入，大于VREF电压(-)时，输出正，小于VREF电压(+)，输出负。
反向就是输入电压从-脚进入，大于VREF电压(+)时，输出负，小于VREF电压(+)，输出正。
封装LM393
3.运算放大器
1.原理
运放做放大器时不需要上拉电阻
当V+=V- 时，处于虚短状态
V+大于V- Vout上升，此时V-由于Vout分压也上升
当V-上升到V+时，V+与V-处于平衡，Vout稳定
正>负 输出高电平，反之输出低电平
反相放大器
Vout/Vin = R2/R1
正相放大器
Vout/Vin = 1+R1/R2
常用功能
1.作比较器
2.作放大器用（同向反向）
3.作电压跟随器用
(V+ - V- )*放大倍数 = 百万倍
轨对轨
轨对轨运放 = 输出 / 输入能接近电源正、负两个 “轨” 的运放。
普通运放：输出到不了电源电压，差 1~2V
轨对轨运放：输出几乎能到 VCC 和 GND
供电多少，输出就能接近多少，不浪费电压。
九.晶振
高频4M-25M
倍频可10倍百倍
低频32.768KHZ
十.芯片
DSP
FPGA
CPLD
MCU
三.基础电路
DCDC PCB 布线 10 条铁律
1. 功率环路要最小！最小！最小！
芯片、电感、二极管、MOS、输入电容、输出电容
围成的大电流环路面积越小，EMI 越小、纹波越小
这是 DCDC 最核心的一条
2. 功率地和信号地分开
大电流走功率地（粗线）
芯片反馈、使能、补偿走小信号地
最后单点共地，避免地弹噪声
3. 反馈分压电阻靠近 FB 引脚
FB 是最敏感的脚，线要短、不要走功率区
不能被电感、二极管干扰
4. 输入输出电容靠近芯片引脚
输入电容：紧靠 Vin & GND
输出电容：紧靠 Vout & GND
作用：滤除高频纹波，稳电压
5. 电感下面禁止走线！禁止走信号！
电感是强干扰源
下方不要走信号线、FB 线、地线
最好挖空，铺 GND 屏蔽
6. 肖特基二极管靠近 SW 脚
SW 是开关节点，干扰最大
线短、粗、不绕路
二极管周围不要走敏感信号
7. SW 走线短、粗、面积小
SW 电压尖峰大，是 EMI 主要来源
不要拉很长，不要形成大铜皮
8. 大电流线加粗
功率路径：Vin → 电感 → SW → 二极管 → Vout
线宽至少 20~40mil 以上，电流大就铺铜
9. 铺 GND 屏蔽，但不要形成大环路
功率区周围大面积接地
但不要把功率环路包在里面，会增大环路面积
10. LDO 要远离 DCDC
你项目里是 MT3608(Boost) + LDO
LDO 是线性稳压，怕干扰
必须远离 DCDC、电感、SW 节点
一.放大电路
二.电源开关电路
①
三.电平转换电路
②
四.电源切换电路
③
五.TP4054充电电路
⑥
充电原理
● 涓流充电阶段：当电池电压低于2.9V时，TP4054进入涓流预充模式，此时充电电流为设定恒流充电电流的1/10，此阶段的目的是将电池电压提升至安全水平。
● 恒流充电阶段：当电池电压上升至2.9V以上时，TP4054进入恒流充电模式，以设定的恒定电流对电池充电。
● 恒压饱和充电阶段：当电池电压接近4.2V时，TP4054进入恒压充电模式，将电池电压维持在4.2V±1%的精度范围内。此时充电电流逐渐减小，当充电电流降至设定值的1/10时，充电过程结束。
六.保护电路
1.过压保护（OVP）⑦
有时候在电源输入处我们希望当电源的输入电压超过允许的最大值后电源与后级电路就自动断开，防止输入电压过高而损坏后级电路。
具有这种功能的电路叫做过压保护电路，英文简称叫OVP
2.欠压保护⑧
3.过流保护
4.恒流源电路
七.推挽电路
功率放大，提高输入信号驱动能力
八.双稳态电路
原理很简单，Q1,Q2组成双稳态电路。由于C1的作用，上电的时候Q1先导通，Q2截止，如果没按下按键，电路将维持这
个状态。Q3为P沟道增强型MOS管日，因为Q2截止，Q3也截止，系统得不到电源。
此时Q1的集电极为低电平0.3V左右，C1上的电压也为0.3V左右，当按下按键S1后，Q1基极被C1拉到0.3V，迅速截止。
Q2开始导通，电路的状态发生翻转，Q2导通以后将Q3的门极拉到低电位，Q3导通，电源通过Q3给系统供电。
Q2导通后，C1通过R1,R4充电，电压上升到1V左右，此时再次按下按键，C1的电压加到Q1基极，Q1导通，Q1集电极为
E在其平，通过R3强迫Q2截止，Q3也截止，系统关机。整个开关机的过程就是这样。
九.非稳态多谐振荡器电路
电路通电后，两个三极管不会完全对称导通，假设Q1 先微弱导通：
Q1 导通阶段：
Q1 导通 → 集电极（接 LED2）接地 → LED2 点亮；
Q1 导通后，其集电极电压接近 0V → 电容 C2 的右端（接 Q1 集电极）被拉到低电平，C2 开始充电（电流从 + 5V→R3→C2→Q1 集电极→地）；
C2 充电时，左端（A 点）电压逐渐升高 → 这个高电压会加到 Q2 的基极，触发 Q2 导通。
Q2 导通，Q1 截止阶段：
Q2 导通 → 集电极（接 LED1）接地 → LED1 点亮，同时 LED2 熄灭（因为 Q2 导通后，其集电极电压拉低，通过 C1 放电→Q1 基极电压被拉低，Q1 截止）；
Q2 导通后，电容 C1 开始充电（电流从 + 5V→R4→C1→Q2 集电极→地）；
C1 充电时，右端（B 点）电压逐渐升高 → 这个高电压加到 Q1 的基极，触发 Q1 再次导通。
循环振荡
上述过程反复交替：C1、C2 轮流充放电，交替触发 Q1、Q2 导通 / 截止，最终 LED1 和 LED2轮流闪烁（闪烁频率由电容 C1、C2 的容量和电阻 R3、R4 的阻值决定：电容越大、电阻越大，闪烁越慢）。
十.线性稳压电路
基础线性稳压电路
1.优点
+非常少的外部元器件
+很高的电源抑制比(PSRR)
+较低的成本
+低噪音输出
+很小的静态电流
2.缺点
-压降比较大导致效率较低
3.效率
可以等效为Vout/Vin
4.LDO设计与选择
第一步：
要基于输入电压与输出电压范围以及负载范围来确定合适Vdo的LDO方案
第二步：
要基于系统对性能的具体要求选择
根据噪声的要求选择PSRR，噪声等相关指标
是否有待机功耗选择合适静态电流，工作电流等指标
是否有输出电容类型的要求如全陶瓷电容等选择合适拓扑结构
一定要确定LDO封装是否满足散热要求
可调线性稳压电路
直接封装好的成品：LDO-线性稳压器
十一.BUCK电路
1. PWM 波
调节 PWM 波的目的，是通过改变上述参数来控制等效输出值，常见调节方式分为两类：
（1） 调节占空比（最常用）
这是 PWM 调节的核心手段。在频率固定的前提下，改变高电平的持续时间，就能改变信号的等效平均电压：
Vavg=Vhigh×D
例：若 PWM 波的高电平电压为 5V，占空比调至 20%，则等效平均电压为 5V×20%=1V；调至 80%，等效电压为 4V。
1.线性电源与开关电源的对比
Buck电路
DCDC降压BUCK电路
关于电路中电感选型
电感的选择影响功率、效率、稳态运行、瞬态行为和回路的稳定性
电感值决定了电感的纹波电流
选用电感需要注意其额定饱和电流以及 DCR，DCR 过大会降低效率。
选取大的电感值，电感的纹波电流会变小，有助于提高效率
关于电路中分压电阻选型
DCDC 芯片内部会把 FB 引脚的电压和一个固定的内部参考电压 VREF（通常在 datasheet 中标注，比如 0.8V、1.25V、1.5V 等）进行比较，来调节输出电压。
分压电路由两个电阻组成：
RTOP：上拉电阻（连接 VOUT → FB）
RBOTTOM：下拉电阻（连接 FB → GND）
根据分压公式，FB 引脚电压满足：
VREF=VOUT⋅RBOTTOM/（RTOP+RBOTTOM）
1. 推导电阻计算公式
把上面的公式变形，得到 RTOP 与 RBOTTOM 的关系：
RBOTTOM/RTOP=VREF/VOUT − 1
RTOP=RBOTTOM×(VOUT/VREF−1)
2. 计算步骤
查芯片手册：找到内部参考电压 VREF（例如常见的 1.25V、0.8V）。
确定目标输出电压：VOUT（例如 5V、3.3V）。
选择下拉电阻 RBOTTOM：
通常选 10kΩ~100kΩ 之间的常用值（如 10kΩ、20kΩ）。
阻值太小会增加功耗，太大则容易受噪声影响。
代入公式计算 RTOP：
用上面推导的公式算出 RTOP，然后选择最接近的标准阻值（优先选 1% 精度电阻）。
十二.BOOST升压电路
基于德州仪器TPS61099的BOOST升压电路
C1输入电容：吸收L1的纹波
C2输出电容：吸收输入Vout和负载的纹波
EN逻辑pin脚：高电平芯片工作，低电平停止工作
1.拓扑图
图二虚线为芯片内部简化图Q1下管开关管Q2上管整流管，对应图一
2.原理（CCM 连续导通模式）
电路通过开关管的周期性通断，分两个阶段完成能量传递，核心是电感 “电流不能突变” 的特性。
开关导通阶段（储能）
开关管 Q 1导通，电感 L 经 Q 1接地，二极管 D(Q2) 因反压截止。
电流路径：Vin→L→Q→GND，电感电流线性上升，储存磁能。
此时输出电容 Cout 向负载供电，维持输出电压稳定。
开关关断阶段（释能）
开关管 Q1 关断，电感电流无法突变，产生左负右正的反电动势。
反电动势与 Vin 串联叠加，使 D(Q2) 正向导通。
电流路径：Vin→L→D→Cout/RL→GND，电感释放能量，向负载供电并给 Cout 充电，输出电压高于 Vin。
稳定输出：PWM 控制器调节开关频率与占空比，配合 Cout 滤波，最终获得稳定的高压输出。
3.关键公式（CCM 模式，忽略损耗）
输出电压公式：Vout = Vin/(1−D)，其中 D=Ton/T（占空比，Ton 为导通时间，T 为开关周期）。例：Vin=5V，D=0.583 时，Vout≈12V。
占空比计算：D=1−Vin/Vout（由目标电压反推）。
电感电流纹波：ΔIL=Vin×Ton/L=Vin×D/(L×fsw)，fsw 为开关频率。
输出电压纹波：ΔVout=ΔIL/(8×fsw²×L×Cout)（近似，忽略负载影响）。
4.关于选型
1.功率电感选型
电感值
电感电流纹波（△lL）
电感饱和电流（△L/L=30%）
电感温升电流（40°C温升）
直流电阻（DCR）
5.关于布板
1.走线尽量
短
2.先放置输入输出电容，靠近芯片，再放电感，以及其他模拟电路器件，最后接数字控制电路
十三.反激
1.反激拓扑
2.基本介绍
反激过程分为两步
首先，开关管g极输入高电平，开关管导通，电流形成回路
电流经过线圈，形成上+下-的电压，在感应线圈另一侧形成上-下+的感应电压
由于二极管的原因，上-下+的电压经二极管无法导通，此时该电路为断路
当开关管输入低电平时，开关管关闭，线圈无感应电流，由于开关管开通时，线圈也就是电感存储了电能，因为电流方向不能突变，此时线圈形成上-下+的感应电流，在感应线圈形成相反的上+下-的1电流，上+下-电流可以通过二极管，此时就形成了回路，在通过电容的整流滤波，输出直流Vout
3.Vout计算
Vout=Vin×(1/n)×[D/ (1-D)]
n为线圈匝数比
D为占空比
四.项目
一.基于杰理S-BE5607E蓝牙音箱
二.逆变器
详情跳转：3.5KW逆变器
1.原理图
前级升压
后级逆变
辅助电源
PDF文件下载：点击下载
2.项目说明
3.5KW大功率逆变器（3.5kw是指长时间运行最大稳定功率，足额功率）
输入DC：24V—72V；
两路输出AC：220V 50hz；
两路（A口+C口）DC快充USB输出，最大功率：100W快充。
最大输出功率：3500W；（瞬时峰值功率3.8KW）
输出电压显示；重量2.6kg；过载保护；短路保护；反接保护；高温保护；软启动；
3.设计注意事项
第一级升压以及第三级逆变是最容易成功的，难度较大的为EG1163S降压和EG1164升压，刚开始MOS的耐压不够，把后级的IP2726也烧了，调试的时候可以将电路板切成两半，将一半电路调试成功之后再移植到成品电路板上，这样可以降低烧毁线路的风险，因为如果板层都烧断线了只能重新焊接，这样的工作量是巨大的，可以参考下图的调试方法，刚输入的电压一定要小，同时连接示波器观察波形，波形有任何畸变应该马上断开电源进行检查
4.设计原理
....................................................................
详情跳转：3.5KW逆变器
五.PCB设计规则
一.基本布局规则
1.结构与机械约束
先摆放结构受限器件，根据导入的结构文件摆放，连接器需特别注意 1 脚的位置，确保与结构匹配。
关注限高要求，布局时必须满足结构的限高要求，避免与外壳、散热片等结构件发生干涉。
2.布局美观与对齐
保证布局美观，元件通常按外框或中线坐标进行定位，采用居中对齐的方式，让整体布局更规整。
3.散热与布线空间
考虑整体散热，发热量大的器件（如电源芯片、功率器件）要合理分布，避免局部过热，必要时预留散热路径或散热片安装位置。
预留布线与等长空间，提前评估布线通道，为高速信号等长匹配、差分对走线等预留足够的物理空间，避免后期无法布线。
规划电源流向，明确电流流向，提前评估电源通道的宽度与压降，确保电源分配稳定可靠。
4.信号与功能分区
按速率分区：高速、中速、低速电路要分开布局，减少不同速率信号间的串扰。
强弱信号隔离：强电流、高电压、强辐射元器件（如功率电感、开关电源）要远离弱电流、低电压、敏感元器件（如模拟芯片、传感器）。
按功能模块分区：模拟、数字、电源、保护电路要清晰分开，避免相互干扰，方便调试和维护。
5.接口与防护布局
接口防护器件就近放置：ESD、TVS 等接口保护器件必须尽量靠近接口放置，缩短保护路径，确保防护效果。
接口保护器件摆放顺序要求
电源防雷保护器件：压敏电阻 → 保险丝 → 抑制二极管 → EMI 滤波器 → 电感 / 共模电感（原理图缺失任意器件时顺延布局）
接口信号保护器件：ESD (TVS 管) → 隔离变压器 → 共模电感 → 电容 → 电阻（原理图缺失任意器件时顺延布局），需严格按原理图顺序进行 “一字型” 布局
6.电平变换芯片布局
电平变换芯片（如 RS232）需 靠近连接器（如串口） 放置。
7.ESD 敏感器件布局
易受 ESD 干扰的器件（如 NMOS、CMOS 器件），需尽量远离单板边缘等易受 ESD 干扰的区域。
8.时钟器件布局
晶体、晶振和时钟分配器布局要求：
与相关 IC 器件尽量靠近
时钟电路滤波器（优先 “Π” 型滤波）需靠近时钟电路电源输入管脚
晶振和时钟分配器输出端需串接 22Ω 电阻
时钟分配器未使用的输出管脚需通过电阻接地
远离大功率元器件、散热器等发热器件
晶振与板边、接口器件的距离需大于 1inch
9.开关电源相关布局
开关电源需远离 AD/DA 转换器、模拟器件、敏感器件、时钟器件。
开关电源布局需紧凑，输入 / 输出需分开，严格按原理图要求布局，禁止随意放置开关电源的电容。
10.电容和滤波器件布局
电容及滤波器件要求：
电容需靠近电源管脚放置，容值越小的电容需越靠近电源管脚
EMI 滤波器需靠近芯片电源输入口
原则上每个电源管脚配 1 个 0.1μF 小电容，每个集成电路配 1 个或多个 10μF 大电容（可根据实际情况增减）
二.USB 接口布局布线规范整理（USB2.0 / USB3.0 / Type-C）
一、三者共同点 ✨
1. 接口与防护器件布局
接口位置：均要求接口靠近板边放置，预留出板边一定位置，满足插拔使用需求。
防护器件间距：ESD 器件需靠近 USB 接口布置，与 USB 接口保留 1.5mm 间距，充分考虑后焊工艺的实际情况。
防护器件顺序：USB3.0、Type-C 统一遵循 ESD → 共模电感 → 阻容 的摆放顺序；USB2.0 采用串接阻容 + ESD 就近布局的方式。
2. 差分信号布线核心要求
阻抗控制：均采用差分走线方式，且差分阻抗统一控制为 90Ω。
走线长度与过孔：需尽量缩短差分线路长度，减少过孔与换层操作，保障信号完整性。
等长匹配：差分线必须进行等长匹配，长度差控制在极小范围（USB2.0 明确要求 ≤5mil），长度差异较大时通过蛇形线补偿。
包地与回流：差分线需做包地处理，紧邻地平面布局，确保信号拥有完整的回流路径。
二、三者不同点 📌
1. USB2.0 专属布局布线要求
长度限制：差分线总长度需严格控制，最好不超过 1800mil。
换层处理：换层过孔处需额外增加一对回流地过孔，保证信号回流的连续性。
保护地处理：若接口定位柱连接保护地，需与 GND 保持 2mm 间距，同时在保护地区域多打孔，确保连接充分。
等长精度：差分线长度差需严格控制在 5mil 以内。
2. USB3.0 专属布局布线要求
终端器件布局：终端匹配电阻、电压稳压器需尽可能靠近连接器放置，减少信号损耗。
走线模式：差分对采用紧耦合模式布线，即线间距小于线宽，提升抗外界噪声干扰能力，具体线间距与宽度需通过专业软件计算确定。
层与平面规划：高速差分信号尽量走在同一层，保证走线的返回路径有完整、无分割的镜像平面，避免跨分割。
过孔与拐角控制：尽量减少 USB 信号线上的过孔数量和拐角数量，优化阻抗控制，避免信号反射。
3. Type-C 专属布局布线要求
信号数量与类型：包含 4 组 RX/TX 差分信号、2 组 D+/D- 差分信号，共计 6 对差分信号，布线需兼顾多对差分线的一致性。
地平面要求：差分信号线至少紧邻一个地平面，最佳布局为两侧均紧邻地平面，保障信号抗干扰能力。
关键引脚处理：CC1、CC2 为关键引脚（用于探测连接、区分正反面、主从配置 Vbus 等），走线时需进行加粗处理。
等长补偿：差分线长度差较大时，直接通过绘制蛇形线增加短线长度，实现差分线等长匹配。
三、核心差异对比表
三.PCB 布线规范整理（核心要点汇总）
一、布线优先次序要求
关键信号线优先
电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。
布线密度优先原则
从单板上连接关系最复杂的器件、连线最密集的区域开始布线。
关键信号处理注意事项
为时钟信号、高频信号、敏感信号等提供专门布线层，保证最小回路面积。
必要时采取屏蔽、加大安全间距等方法保证信号质量。
阻抗控制要求
有阻抗控制要求的网络应布置在阻抗控制层上，避免信号跨分割。
二、布线串扰控制
3W 原则
线与线之间的中心距保持 3 倍线宽，可保证约 70% 的线间电场互不干扰，减少线间串扰。
克服串扰的主要措施
加大平行布线间距，遵循 3W 规则。
在平行线间插入接地的隔离线。
减小布线层与地平面的距离。
层间串扰控制
相邻平面走线方向成正交结构，避免不同信号线在相邻层同方向走线；若无法避免，可考虑用地平面隔离各布线层。
三、布线的一般规则要求
分立器件走线
小的分立器件走线须对称。
密间距的 SMT 焊盘引线应从焊盘外部连接，不允许在焊盘中间直接连接。
环路最小规则
信号线与其回路构成的环面积要尽可能小，环面积越小，对外辐射越少，接收外界干扰也越小。
禁止 STUB（短线桩）
走线不允许出现 stub，避免信号反射和完整性问题。
线宽一致性
同一网络的布线宽度应保持一致，线宽变化会造成特性阻抗不均匀，高速信号时易产生反射；无法避免时应尽量减少不一致部分的有效长度。
避免自环
防止信号线在不同层间形成自环，自环会引起辐射干扰。
避免锐角 / 直角
PCB 设计中应避免产生锐角和直角走线，减少不必要的辐射，同时提升生产工艺性能。
💡 核心记忆点
串扰控制：3W 间距 + 地隔离 + 近地平面 + 层间正交。
信号质量：关键信号优先 + 最小回路 + 无 stub + 线宽一致 + 无锐角。
工艺性：对称走线 + 焊盘外引 + 无自环。
四.PCB 过孔载流能力分析（核心整理）
一、过孔基础定义
过孔（金属化孔）：在双面板 / 多层板中，用于连通各层印制导线的公共孔，核心参数为孔外径和钻孔尺寸。
生产标准：常规 PCB 按 IPC2 级标准生产，孔壁铜厚通常为 0.8mil~1mil，实际生产中会出现上宽下窄、中间偏薄的情况，最窄处极限约 0.7mil。
二、不同孔径过孔载流能力（温升 10℃）
表格
设计选择逻辑：
常规板使用 10mil/12mil 过孔即可满足载流需求。
小孔径过孔在设计效率上更高，更便于布线。
三、过孔电流分布的实际问题
电流分布不均：过孔电流并非平均分配，仿真案例显示：20A 电流用 20 个 12mil 过孔时，单个过孔电流可从 200mA~2.4A 大幅波动。
位置影响：仅增加过孔数量不一定有效，过孔位置是否在电流关键路径，直接决定其载流贡献。
冗余设计：多打过孔可应对生产失效（如个别过孔工艺不良），起到备份补充作用。
四、设计启示
载流计算：以最保守孔壁铜厚（0.7mil）为基准，按推荐值选取过孔载流能力。
孔径选择：优先 10mil/12mil 过孔，平衡载流与布线效率。
电流分布：避免仅按 “总电流 / 单个过孔载流” 计算数量，需考虑电流路径与过孔分布，必要时通过仿真验证。
冗余备份：在电源通道适当多打过孔，应对生产失效与电流不均。
💡 核心结论
过孔载流能力不仅取决于孔径与铜厚，更受电流分布、过孔位置、生产偏差影响，设计时需在理论计算基础上，增加冗余与位置优化，才能保证电源通道的可靠性。
六.EMC相关
EMC 认证流程笔记
一、核心流程步骤
1. 准备工作
对产品进行充分预测试与自查，确认是否符合相关 EMC 标准要求。
准备测试报告、技术资料等必要材料。
准备符合要求的测试样品，搭建测试场地、调试测试设备。
2. 申请测试
选择合适的 EMC 认证机构提交测试申请。
递交相关技术资料，与机构协商并安排具体测试时间。
3. 测试过程
辐射测试：测试产品在射频电磁场中的辐射功率和频谱分布。
传导测试：测试产品对外电磁场的敏感度，以及是否会产生电磁干扰。
通过系列测试评估产品在电磁环境下的性能表现。
4. 报告审核与发证
测试完成后，机构出具详细测试报告并完成内部审核。
若测试合格：颁发 EMC 认证证书（包含产品信息、认证标准、有效期等内容）。
若测试不合格：对产品进行改进后，重新提交测试。
二、关键细节与注意事项
预测试环节：正式认证前通常会进行预测试，提前发现问题并修正，降低正式测试不通过的风险。
标准选择：根据产品类型和用途，选择适用的 EMC 标准（如 CISPR 等国际 / 区域专用标准）。
报告要求：测试报告需清晰、准确地呈现测试结果，作为审核的核心依据。
证书信息：最终证书会明确产品信息、认证依据的标准及证书有效期，是产品合规的重要凭证。
三、流程总结
整体流程可概括为：预测试与准备 → 提交申请 → 辐射 + 传导测试 → 报告审核 → 发证 / 整改重测，核心目标是验证产品的电磁兼容性，确保其在电磁环境中安全可靠运行，不对其他设备产生干扰。
电磁兼容 (EMC) 与辐射发射 (RE) 设计指南 - 完整版
一、核心概念与问题模型
辐射发射 (RE)：能量以电磁波形式由源发射到空间的现象。
EMC三要素：任何EMC问题都包含三个基本要素：
干扰源 (Source)
耦合途径 (Coupling Path)
敏感设备 (Victim)
分析重点：在解决辐射发射问题时，我们主要关注 干扰源 和 耦合途径。
二、干扰源 (Source) 分析与源头抑制
1. 主要干扰源类型：
开关电源 (PWM信号)：开关动作产生的快速电压/电流变化是主要噪声源。
时钟信号 (晶振)：周期性方波信号，其丰富的高次谐波极易导致辐射超标。
2. 干扰产生原理：
非正弦波的危害：理想的正弦波只有单一频率，而数字电路中的方波由于存在陡峭的上升/下降沿，根据傅里叶变换，会分解出大量高频谐波。上升沿越短（如30ns），高频谐波分量越强，辐射干扰也越严重。
3. 源头抑制措施 (干扰源头设计)：
核心思想：降低高频谐波的电流或电压幅度。
具体方法：
RC滤波：在时钟或PWM信号线上串联电阻、对地并联电容，以减缓信号边沿，滤除高频分量。
去耦电容配置：
作用：为芯片提供瞬态电流，抑制电源噪声。
原则：每个集成电路芯片旁放置一个0.01uF瓷片电容；若空间允许，可并联一个1~10uF钽电解电容以覆盖更宽频段。
布局：去耦电容应尽可能靠近芯片的电源引脚，且引线要短。
三、耦合途径 (Coupling Path) 分析与路径切断
辐射主要通过两种“意外天线”耦合出去：环天线 和 单极天线。
1. 针对“环天线”效应的措施 (差模辐射)
当电流在一个闭合回路中流动时，该回路就像一个环形天线向外辐射。
解决措施：
降低干扰源电流幅度 (见第二部分)。
减小环路面积：这是PCB设计中最关键的一点。尽量让信号线与其返回路径（地线）靠得最近，例如使用完整的地平面。
采取屏蔽措施。
2. 针对“单极天线”效应的措施 (共模辐射)
当导体上存在共模电流（即所有导线同相位的电流）时，该导体就像一根单极天线向外辐射。线缆是最常见的单极天线。
解决措施：
降低公共地阻抗：提供一个低阻抗的参考地，可以有效降低共模电压，从而减小共模电流。（详见第四部分“把结构当地”）。
加大共模阻抗：使用光耦、变压器进行隔离，或对地进行分割，阻止共模电流流通。
接口滤波：在所有对外接口处使用滤波器（如共模电感、滤波电容），滤除线路上的共模电流。
电缆屏蔽：对线缆进行屏蔽处理，并将屏蔽层良好接地，直接切断辐射途径。
四、关键设计与实施技巧
这部分是将理论落实到具体开发流程中的指导。
1. 地线设计 (Grounding Design)
重要性：良好的接地是控制干扰的基础。
低频 (<1MHz)：采用单点接地，避免形成地环路。
高频 (>10MHz)：采用多点接地，以降低地线阻抗。地线长度不应超过波长的1/20。
数模分离：数字地和模拟地应分开布线，最后在一点相连，防止数字噪声干扰敏感的模拟电路。
最小化地环路：避免在地平面上开槽造成电流绕行，形成大的辐射环路。
2. PCB布局与布线 (PCB Layout & Routing)
器件布局：
相互有关的器件（如CPU与时钟、晶振）应尽量靠近。
易产生噪声的器件（小电流电路、大电流电路）应远离逻辑电路。
PCB尺寸要适中，过大增加成本和阻抗，过小不利于散热和布线。
走线策略：
尽量减小印制导线的电感量，意味着走线要短而宽。对于集成块，走线宽度可在0.2~1.0mm之间。
采用45度折线或圆弧走线，避免90度直角，以减少高频信号的反射和辐射。
时钟线等高速信号最好用微带线或带状线结构，并用地线包围保护。
3. 把结构件当作地 (Chassis Grounding)
利用产品的金属外壳作为系统地，可以极大地降低系统地阻抗。
多层板：使用完整的内地平面。
双面板：上下层通过大量过孔连接，形成低阻抗地网。
单板与金属结构搭接：将电路板的地线与金属机箱进行多点搭接，使机箱成为系统地的一部分。
4. 电缆与连接器屏蔽设计
线束采用双绞线与屏蔽层结合的设计。
确保屏蔽层360度端接至连接器外壳。
对不同类型的线缆（电源、信号）进行分类和合理布置，避免交叉干扰。
必要时在线缆上加装磁环，增加高频共模阻抗。
5. 散热设计 (Thermal Design)
散热设计也与EMC相关，因为散热孔会破坏屏蔽体的完整性。
发热量大的器件应放在气流上游。
对温度敏感的器件应避开热源。
在设计散热孔时，需考虑其对屏蔽效能的影响，可采用波导通风板等方式。
五.产品内部的EMC设计技巧
A. 地线设计
在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。
电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。
在地线设计中应注意以下几点：
正确选择单点接地与多点接地
信号工作频率 ＜1MHz：布线和器件间电感影响小，接地环流干扰大，应采用一点接地。
信号工作频率 ＞10MHz：地线阻抗变大，应采用就近多点接地。
工作频率 1～10MHz：若用一点接地，地线长度不超过波长的 1/20，否则采用多点接地。
将数字电路与模拟电路分开
高速逻辑电路与线性电路尽量分开。
两者地线不要相混，分别与电源端地线相连。
尽量加大线性电路的接地面积。
尽量加粗接地线
接地线细 → 接地电位随电流变化 → 信号不稳、抗噪声变差。
接地线尽量加粗，能通过板允许电流。
如有可能，接地线宽度 ＞3mm（结合板框大小）。
将接地线构成闭环路
数字电路 PCB 地线做成闭环路，可明显提高抗噪声能力。
原因：缩小地线电位差，提高设备抗干扰能力。
B. 电磁兼容性设计
电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地工作的能力。
目的：
抑制外来干扰，使设备正常工作。
减少设备本身对其他设备的电磁干扰。
选择合理的导线宽度
瞬变电流干扰主要由印制导线电感造成。
电感与长度成正比、与宽度成反比，导线短而粗有利。
时钟、驱动器等大瞬变电流信号线尽量短。
分立组件：导线宽度约 1.5mm。
集成电路：导线宽度 0.2～1.0mm。
采用正确的布线策略
同层平行（3W）走线可减少导线电感。
允许时最好采用井字形网状布线：一面横向、一面纵向，交叉处金属化孔相连。
避免长距离平行走线，抑制导线间串扰。
C. 去耦电容配置
负载变化会引起电源噪声，配置去耦电容可抑制噪声。
配置原则：
电源输入端跨接 10～100μF 电解电容，空间允许可用 100μF 以上。
每个集成电路芯片配一个 0.01μF 陶瓷电容。
空间小时：每 4～10 个芯片配一个 1～10μF 钽电解电容（高频阻抗小、漏电流小）。
噪声敏感、电流变化大的器件及 ROM、RAM 等：在 Vcc-GND 间直接接入去耦电容。
去耦电容引线不能过长，高频旁路电容尽量不带引线。
D. 印制电路板的尺寸与器件布置
尺寸适中：
过大 → 线条长、阻抗增加、抗噪声下降、成本高。
过小 → 散热差、易受邻近线条干扰。
器件布置：
相互有关器件尽量靠近，抗噪声效果更好。
时钟发生器、晶振、CPU 时钟输入端易产生噪声，要相互靠近。
易产生噪声器件、小电流、大电流电路尽量远离逻辑电路，可能时另做电路板。
E. 散热设计
印制板最好直立安装，板间距离一般 ≥2cm。
自由对流冷却：器件按纵长排列。
强制风冷：器件按横长排列。
同板器件按发热量大小分区排列：
发热量小 / 耐热差 → 冷却气流最上流。
发热量大 / 耐热好 → 冷却气流最下游。
大功率器件：
水平方向靠近板边沿。
垂直方向靠近板上方。
温度敏感器件放在温度最低区域，不放在发热器件正上方，多个器件水平交错布局。
设计空气流动路径，避免板上某区域留较大空域。
六、电磁干扰的屏蔽方法
EMC：器件、设备或系统在自身环境正常工作，且不对其他设备产生强烈电磁干扰。
EMI：电器设备工作时快速电压电流变化，产生电磁能量发射到环境形成干扰。
EMC 问题来源
EMI 途径：辐射和传导。
辐射：通过外壳缝、槽、开孔泄漏。
传导：耦合到电源、信号、控制线，再空间辐射。
抑制思路：从源头降低干扰；屏蔽、滤波、接地隔离；增强敏感电路抗干扰能力。
金属屏蔽效率
屏蔽效率 SE（dB）：
SE (dB) = A (吸收损耗) + R (反射损耗) + B (校正因子)
场强降至 1/10 → SE = 20dB
场强降至 1/100000 → SE = 100dB
EMI 抑制策略
低频：高导磁率材料（铁、金属）屏蔽效果好。
高频电场：薄层金属，屏蔽连续无缺口（法拉第笼）。
实际屏蔽罩必有缝隙、开孔，会降低屏蔽性能。
控制缝隙 / 孔与波长关系，用导电衬垫减小缝隙，限制 RF 辐射。
屏蔽设计难点
接缝导致屏蔽效率下降。
穿孔：利用厚屏蔽罩小孔的波导特性。
导电衬垫：填补空隙，提供连续低阻抗接点。
选用要点：屏蔽效率、安装、密封、兼容性、耐温、成本。
压缩保证衬垫与垫片间高导电率，避免细缝形成槽状天线。
七.产品原理图设计要求
主芯片、晶振电源管脚、时钟驱动芯片、电源输入插座、对外信号接口的滤波电路设计。
滤波与防护元器件选型。
单板功能地、保护地属性划分，螺丝孔属性定义。
重点：如 25MHz/125MHz 以太网时钟电路的电源、走线滤波，磁珠、电阻选择。
由硬件工程师设计，EMC 工程师按检查表把关。
八.产品 PCB 设计
层叠结构：高速信号与电源平面回流。
布局：
关键芯片、晶振、数模电路、接口防护滤波、高频电容摆放。
接地螺钉数量与位置、连接器接地脚、地与电源平面分割。
布线：
高速信号不跨分割，关键敏感信号保护，减小串扰。
九.产品结构设计方案
屏蔽方案、屏蔽材料、材料厚度。
屏蔽体搭接、缝隙设计。
接口连接器与结构件配合。
十.产品初样试装阶段
检验前期原理图、PCB、结构的 EMC 设计执行情况。
检查单板与结构配合，排查 EMC 隐患。
发现结构工艺、内部电缆走线错误并更正。
整机设计人员共同检视评估，完善后续测试与改进版本。
七.单片机设计
